Departamento de Ingeniería Eléctrica e Informática, Universidad de British Vancouver, Columbia, Columbia Británica, Canadá

Aria-labeledby= “arnd_35543252477883967_Ctrl”>

Departamento de Ingeniería Eléctrica e Informática, Ingeniería Británica, Universidad de Vancouver, Columbia, BC, Canadá

Ver perfil

,

  • Jin Yang

    Strategic CAD Labs, Intel Corporation, Hillsboro, Aria-labeledby=” arnd_35543252478145574_Ctrl”> o

    Laboratorios conectados con CAD estratégico, Intel Corporation, Hillsboro, OU

    Ver perfil

    < /div>

  • Clase =’icon-Icon_Information’>

    En formación autores”# y píldora-información”#pill-autores__contentcon”>Información sobre el creador y reclamo

    Resumen

    Este documento viste casi todas las metodologías para la depuración de sistemas de postprocesador, es decir. rebobinar o restablecer por completo el chip desde una transmisión conocida creando un problema técnico, una combinación de modelos de recopilación de detalles en tiempo real en el chip y modelos de análisis formal fuera del chip. El subproceso de depuración se crea de manera más completa con respecto a consideraciones prácticas como el área, el no determinismo de la regla en el chip y el retraso de la transmisión. Este flujo, combinado con un circuito de disparo puntual sensible y de baja sobrecarga, proporciona un potencial de disparo puntual preciso y rentable sin necesidad de ellos. Puede monitorear el estado que involucra a todo el chip. El flujo, por lo que sus periféricos asociados se probaron junto con una serie de hardware mágico, hecho de un procesador OpenRISC equipado con hardware de depuración intercalado con una PC que ejecuta algoritmos de verificación especiales. Cientos debido a los rastros de las fases de verano se han obtenido recientemente utilizando el enfoque presentado en la página.

    Enlaces

    1. F. De Paula, M. Gort, A. Hu, S. Wilton y J. Young, “Análisis de retorno: una gran opción de depuración para possilicio”, FormalMeth. Pago. Ayuda: diseño, páginas 35 a 44, noviembre de 2008