Department with Electrical and Computer Engineering, University of all British Vancouver, Columbia, British Columbia, Canada

Aria-labeledby= “arnd_35543252477883967_Ctrl”>

캐나다 BC주 콜롬비아 밴쿠버 대학교 영국 공학부 전기 및 컴퓨터 공학과

프로필 보기

,

  • < a aria-controls="arnd_35543252478145574" aria- haspopup=" 진실 "H ref="javascript:void(0);">

    Jin Yang

    Strategic CAD Labs, Intel Corporation, Hillsboro, Aria-labeledby=” arnd_35543252478145574_Ctrl”> 또는

    Intel Corporation, Hillsboro, OU

    프로필 보기

    < /div>

  • 클래스=’icon-Icon_Information’>

    정보 작성자# 및 결과적으로 알약-정보#pill-authors__contentcon”>저자에 대한 정보 및 소유권 주장

    요약

    이 문서 포스트 프로세서 시스템 디버깅을 위한 거의 모든 방법, 즉 . 온칩 실시간 식별 수집 모델과 오프칩 공식 연구 프로젝트 모델의 조합으로 문제를 일으키는 알려진 상태 후에 칩으로 돌아가거나 재설정합니다. 디버그 쓰레드는 면적, 온칩 신호 비결정성, 더 나아가 전송 지연 등의 실용적인 고려 사항을 보다 충분히 고려하여 제작되었습니다. 민감하고 오버헤드가 낮은 스팟 트립 회로가 결합된 이 흐름은 이러한 필요 없이 비용 효율적이고 정확한 스팟 트립 기능을 제공하므로 전체 프로세서 칩의 상태를 확인할 수 있습니다. 스트림 및 관련 주변 장치는 특수 증거 알고리즘을 실행하는 PC와 인터리브된 디버깅 범용 직렬 버스가 장착된 OpenRISC 프로세서로 구성된 마법의 하드웨어에서 여러 번 테스트되었습니다. 여기에 제시된 바로 그 접근 방식을 사용하여 수백 개의 기간 단계의 흔적을 얻었습니다.

    연결

    1. 바. De Paula, M. Gort, A. Hu, S. Wilton 및 J. Young, “반환 분석: 포스트 실리콘을 위한 훌륭한 디버그 옵션”, FormalMeth. 지불. 도움말 – 2008년 11월